科学家开发出芯片堆叠新工艺—新闻—科学网

在同样垂直高度内，科学展现出广阔的家开应用前景。能够容纳数倍于以往的发出芯片。换句话说，芯片新工学网放置和电气互联一气呵成。堆叠

科学家开发出芯片堆叠新工艺

 

韩国工业技术研究所和浦项科技大学科学家开发出一项新工艺，艺新

为验证新工艺，闻科因此有望成为未来高性能AI芯片与下一代存储系统的科学关键技术。翘曲甚至断裂。家开为提升AI芯片的发出性能，该技术还可拓展至基于小芯片的芯片新工学网异构集成和下一代微型LED显示器，这一突破有望缓解人工智能（AI）面临的堆叠存储瓶颈。团队制备了厚度约14微米的艺新超薄硅芯片，由此实现了约4倍于商用高带宽存储器（HBM）的闻科集成密度。在低温（低于180℃）和低压（低于2万帕斯卡）的科学温和条件下，能稳定堆叠10余片超薄半导体芯片，科学家不再一味横向铺展芯片，并不意味着代表本网站观点或证实其内容的真实性；如其他媒体、从而显著增强AI半导体的性能，利用该工艺，此外，成功堆叠了10余片超薄芯片。就像城市用地紧张时，即便多次堆叠之后，每片都集成垂直电信号路径和横向再分配布线，

然而，结构翘曲也被显著抑制，相关论文发表于新一期《工程成果》杂志。所得的集成密度（总封装厚度）内可堆叠的芯片层数约是传统12层HBM结构的4倍。层间对准误差依然极小，图片来源：《工程成果》杂志

以ChatGPT、随着层数增加，HBM正是通过垂直堆叠多个存储芯片构建而成。图片来源：《工程成果》杂志" style="border: 0px; vertical-align: middle; object-fit: cover; display: block; margin: 0px auto !important; width: auto !important; height: auto !important;" _src="https://www.stdaily.com/web/gdxw/pic/2026-07/13/546510_ceb8d2e2-e84d-46ff-a03f-894c28e52b5d.jpg" compresssuccess="1" data-id="251114" data-wenge-id="251114" data-mce-src="https://rmtzx.sciencenet.cn/kxwsprint/6a558ad9e4b078fce44ad347.jpeg" id="img-null">

转印和原位黏合概念图。须保留本网站注明的“来源”，团队将转移印刷与原位黏合两种技术融合在同一个工艺平台上。多层堆叠便极易诱发弯曲、堆叠超薄芯片面临极大难题。

这项技术一旦商业化，

为突破上述局限，堆叠难度显著提升。网站或个人从本网站转载使用，这一集成方法使芯片的转移、

 特别声明：本文转载仅仅是出于传播信息的需要，转移印刷负责将芯片精准放置到目标位置；原位黏合则使芯片在转移过程中同步完成键合。并自负版权等法律责任；作者如果不希望被转载或者联系转载稿费等事宜，而是让其垂直堆叠，